开云·体育(中国)官方平台注册—数字电路，模拟电路知识点总结，来自资深硬件电子工程师！！！！

本文摘要：1下面是一些基本的数字电路知识问题。(1) 什么是 Setup和 Hold 时间？答： Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建设时间 (Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定稳定的时间。输入数据信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片，这个 T就是建设时间通常所说的 SetupTime。

1下面是一些基本的数字电路知识问题。(1) 什么是 Setup和 Hold 时间？答： Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。建设时间 (Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳 定稳定的时间。输入数据信号应提前时钟上升沿 (如上升沿有效)T 时间到达芯片，这个 T就是建设时间通常所说的 SetupTime。

如不满足 Setup Time，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才气被打入 触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保持稳定稳定的时间。

如果 Hold Time 不够，数据同样不能被打入触发器。(2) 什么是竞争与冒险现象？怎样判断？如何消除？答：在组合逻辑电路中，由于门电路的输入信号经由的通路不尽相同，所发生的延时也就会差别，从而导致到达该门的时间纷歧致，我们把这种现象叫做竞争。

由于竞争而在电路输出端可能发生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能发生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

(3) 请画出用 D 触发器实现 2 倍分频的逻辑电路答：把 D 触发器的输出端加非门接到 D 端即可，如下图所示：(4) 什么是"线与 "逻辑，要实现它，在硬件特性上有什么详细要求？答：线与逻辑是两个或多个输出信号相连可以实现与的功效。在硬件上，要用 OC 门来实现( 漏极或者集电极开路 )，为了防止因灌电流过大而烧坏 OC 门, 应在 OC 门输出端接一上拉电阻 (线或则是下拉电阻)。

(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？答： 同步逻辑是时钟之间有牢固的因果关系。异步逻辑是各时钟之间没有牢固的因果关系 .电路设计可分类为同步电路设计和异步电路设计。同步电路使用时钟脉冲使其子系统同步运作 ，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的 “开始”和“完成”信号使之同步。

异步电路具有下列优点：无时钟歪斜问题、 低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。(6) 你知道那些常用逻辑电平？ TTL 与 COMS 电平可以直接互连吗？答：常用的电平尺度，低速的有 RS232、RS485 、RS422、 TTL、CMOS 、LVTTL、 LVCMOS、ECL 、ECL、 LVPECL 等，高速的有 LVDS、 GTL、PGTL 、 CML、 HSTL、SSTL 等。一般说来， CMOS 电平比 TTL 电平有着更高的噪声容限。如果不思量速度 和性能，一般 TTL 与 CMOS 器件可以交换。

可是需要注意有时候负载效应可能引起电路事情不正常，因为有些 TTL 电路需要下一级的输入阻抗作为负载才气 正常事情。(7) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图 (数据接口、控制接口、锁存器 /缓冲器2你所知道的可编程逻辑器件有哪些？答： ROM(只读存储器)、 PLA(可编程逻辑阵列)、 FPLA(现场可编程逻辑阵列)、 PAL(可编程阵列逻辑)GAL(通用阵列逻辑 )，EPLD( 可擦除的可编程逻辑器件 )、 FPGA( 现场可编程门阵列 )、CPLD( 庞大可编程逻辑器件 )等 ，其中 ROM、 FPLA、 PAL 、GAL、 EPLD 是泛起较早的可编程逻辑器件， 而 FPGA 和 CPLD 是当今最盛行的两类可编程逻辑器件。FPGA 是基于查找表结构的，而 CPLD 是基于乘积项结构的。

3用 VHDL 或 VERILOG、ABLE 形貌 8 位 D 触发器逻辑4请简述用 EDA 软件 (如 PROTEL)举行设计 (包罗原理图和PCB图) 到调试出样机的整个历程，在各环节应注意哪些问题？答：完成一个电子电路设计方案的整个历程大致可分：(1)原理图设计(2)PCB 设计(3)投板(4)元器件焊接(5)模块化调试(6)整机调试。注意问题如下：(1)原理图设计阶段注意适当加入旁路电容与去耦电容；注意适当加入测试点和 0 欧电阻以利便调试时测试用；注意适当加入 0 欧电阻、电感和磁珠（专用于抑制 信号线、电源线上的高频噪声和尖峰滋扰）以实现抗滋扰和阻抗匹配；(2)PCB 设计阶段自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接；FM部门走线要只管短而粗，电源和地线也要尽可能粗；旁路电容、晶振要只管靠近芯片对应管脚；注意雅观与使用利便；(3)投板说明自己需要的工艺以及对制板的要求；(4)元器件焊接防止泛起芯片焊错位置，管脚差池应；防止泛起虚焊、漏焊、搭焊等；(5)模块化调试先调试电源模块，然后调试控制模块，然后再调试其它模块；上电时行动要迅速，发现不会泛起短路时在彻底接通电源；调试一个模块时适当隔离其它模块 ；各模块的技术指标一定要大于客户的要求；(6)整机调试如提高敏捷度等问题5基尔霍夫定理KCL：电路中的任意节点，任意时刻流入该节点的电流即是流出该节的电流（ KVL同理）6形貌反馈电路的观点，枚举他们的应用反馈是将放大器输出信号 (电压或电流)的一部门或全部，接纳到放大器输入端与输入信号举行比力 (相加或相减)，并用比力所得的有效输入信号去控制输出，负反馈可以用来稳定输出信号或者增益，也可以扩展通频带，特别适合于自动控制系统。正反馈可以形成振荡，适合振荡电路和波形发生电路。

7负反馈种类及其优点电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈降低放大器的增益敏捷度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展，放大器的通频带，自动调治作用8放大电路的频率赔偿的目的是什么，有哪些方法频率赔偿 是为了改变频率特性，减小时钟和相位差，使输入输出频率同步相位赔偿 通常是改善稳定裕度，相位赔偿与频率赔偿的目的有时是矛盾的差别的电路或者说差别的元器件对差别频率的放大倍数是不相同的，如果输入信号不是单一频率，就会造成 高频放大的倍数大，低频放大的倍数小 ，效果输出的波形就发生了失真放大电路中频率赔偿的目的 ：一是改善放大电路的高频特性，二是克服由于引入负反馈而可能泛起自激振荡现象，使放大器能够稳定事情。在放大电路中，由于 晶体管结电容的存在经常会使放大电路频率响应的高频段不理想 ，为相识决这一问题，常用的方法就是在电路中引入负反馈。然后，负反馈的引入又引入了新的问题，那就是负反馈电路会泛起自激振荡现象，所以为了使放大电路能够正常稳定事情，必须对放大电路举行频率赔偿。

频率赔偿的方法可以分为 超前赔偿和滞后赔偿 ，主要是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，现在使用最多的就是锁相环9有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源元件 R、L 和 C 组成；有源滤波器：集成运放和 R、C 组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，组成有源滤波电路后还具有一定的电压放大缓和冲作用。但 集成运放带宽有限 ，所以现在的有源滤波电路的事情频率难以做得很高。

10名词解释：SRAM、SSRAM 、SDRAM、压控振荡器 (VCO)SRAM：静态 RAM ；DRAM：动态 RAM；SSRAM ：Synchronous Static Random Access Memory 同步静态随机会见存储器，它的一种类型的 SRAM。SSRAM 的所有会见都在时钟的上升 /下降沿启动。地址、数据输入和其它控制信号均与时钟信号相关。

本文关键词：开云体育平台注册,数字,电路,模拟,知识点,总结,来自,资深,硬件

本文来源：开云体育官方注册-maobuw.com